'._('Photo').'

張錫嘉(Hsie-Chia Chang)

工程四館505室
Tel: (03)571-2121 ext 54134
Email: mailto:hcchang@si2lab.org

個人網頁:

https://scholar.google.com/citations?user=awyrGaUAAAAJ&hl=en

實驗室網頁或詳細履歷:

Oasis

學經歷

研究方向

簡介

         2003年2 月返校擔任交通大學電子工程學系暨電子研究所助理教授,帶著研究生從無到有地逐步建立研究團隊,以錯誤更正碼為研究主軸,將學生時期的成果延伸至Convolutional codes 、Turbo codes、LDPCcodes、Soft RS codes、BCH codes、fountain codes 等,探討在不同應用下之最佳演算法與電路架構。此外,張教授也嘗試將研究領域擴散至加解密演算法如AES、RSA、ECC( Elliptic Curve Cryptographic) 以及sphere decoding、joint source/channel coding 等更廣泛的訊號處理範疇。2012年5月,張教授與校內其它研究團隊與美國Stanford university 統計所王永雄院士合作, 規劃開發適用於巨量資料分析之固態硬碟( Solid-State Drive)與其記憶體架構,藉由跨領域專長的合作定義下世代產品, 發揮影響力。
        
         指導畢業學生總計7 位博士、40 位碩士,大多數服務於IC 設計等半導體產業,也有兩位學生選擇創業;所帶領研究團隊,針對BCH、Reed-Solomon、Viterbi、Turbo、LDPC 等各式錯誤碼,從晶片面積、運算速度及功率消耗等三方面提出相對應之演算法與編解碼硬體架構,並透過矽晶片驗證所改善效能。申請人歷來主持國科會研究計畫15 件( 包含2 件NSoC 國家型科技計畫總主持人、1 件個別型之優秀年輕學者研究計畫)、工研院合作計畫4 件及參與經濟部學界科專計畫3 件;近五年著有SCI/EI 期刊論文24 篇(包含2 篇獲邀之IEEE/JSSC)、IEEE 等重要研討會論文44 篇(包含2 篇ISSCC、2 篇VLSI Circuits、9 篇A-SSCC、5 篇ESSCIRC)、中華民國與美國/日本專利24 項,其中在ISSCC 2013 發表能同時運算在GF(P521)/ GF(2521)場域之橢圓曲線加解密處理器, 其優異效能曾讓IEEE Spectrum 以專刊報導。
        
         近年來,學校積極鼓勵教師能夠走出象牙塔,期許能夠透過技術移轉機制來協助廠商推出更具競爭力的產品。申請人所從事的研究工作除發表在傑出期刊(IEEE/JSSC)與頂尖會議論文(ISSCC、VLSI Circuits),更重要的是能將相關成果導入產業需求,帶領研究團隊早一步提出具體可行的解決方案,創造加值效益。據此,申請人除擔任旺宏電子與建興電子的技術顧問來協助產業發展,也與聯發科技公司共同提出之Turbo Codes 專利,或者針對5G 通訊量身打造之LDPC-CC 通道編解碼演算法及其架構, 期許在下世代通訊規格優先佈局。
        
         值得一提的是,申請人與其他教師共同成立OCEAN(OverCome Error And Noise)研究群,專注於錯誤更正碼在既定規格之演算法與硬體架構實現,除強化學術創新也積極地將研發成果具體實現於產業界產品,除獲得2010 年中國電機工程學會「優秀青年電機工程師獎」、2011 年台灣積體電路設計學會「傑出年輕學者獎」、國科會96年度與97 年度「傑出技術移轉貢獻獎」、經濟部98 年度「大學產業經濟貢獻團體獎」等肯定。